⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-213992

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和60年(1985)10月26日

G 09 G 3/20

3/18

7436-5C 7436-5C

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

MOS-IC

②特 願 昭59-71173

友 和

20出 願 昭59(1984)4月10日

⑩発 明 者

河 野

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号

份代 理 人 弁理士 最 上 務

明 細 零

1. 発明の名称 MOS-IC

2. 特許請求の範囲

2 つ以上の電源系を有する M O S - I C において、任意の 2 つの電源系の回路が接続されるレベルシフト回路に、 2 入力以上の論理機能を併せ持たせることを特徴とする M O S - I C。

5 発明の詳細な説明

〔技術分野〕

本発明はLCD駆動用ICや、FLD駆動用
・ICのような、2つ以上の電源系を有し、内部に
レベルシフト回路を有するICに関する。

〔従来技術〕

従来例として、LOD駆動用ICの回絡を第1 図に示す。LCD駆動用ICは、第1図に示される如く、シリアルデータ転送用のシフトレジスタと、シフトレジスタのデータを配憶するラッチと

ラッチしたデータと信号ENBを合成する制御回 略と、電源系1と電源系2の回路を接続するレベ ルシフト回路と、 LCD駅動用出力を発生する LCD駆動回路で、1セット分の回路を構成し、 通常とれが、10~100ピット程度1つのIC にまとめられている。第1図の回路図を N 基板の CMOS-ICで作る場合、P⁻のウエルは第2 図のように、シフトレジスタと、ラツチで1つの ウエル、制御回路で1つのウエルを必要とする。 このように従来方法では、制御回路でウエルが1 つ余分化必要となり、このためIC全体では、チ ップ面積が大きくなるという問題点があつた。ま たこのウエルは、通常細長い形状となり、このた めウエルの抵抗は高くなり、結果的に、ラッチア ップ特性が悪くなつてしまうという問題点もあつ た。 第3 図は第1 図のレベルシフト回路の一例を 示したものであり、一方のP型MOSトランジス タのゲートには、 信号 F N D とラッチの内容の信 号 L D n の 積 の 信 号 が 接 続 さ れ 、 他 方 の B 型 M O S トランジスタのゲートには、積の反転倡号が接続



されている。第3 図において、信号OUTn.信号OUTn.信号OUTnは論理的に以下のようになる。

$$OUTn = ENB \cdot LDn \qquad (1)$$

$$\overline{O U T n} = \overline{E N B \cdot L U n}$$

(目的)

本発明は、このような問題点を解決するもので 2入力以上の論理回路とレベルシフト回路を1つ にまとめ、ウエルを少なくすることにより、IC の面積を小さくすることを目的とする。

[概要]

本発明のMOS-ICは、レベルシフト回路に おいて、2入力以上の論理機能を併せ持つことを 特徴とする。

〔與施例〕

第4 図は本発明による L C D 駆動用 I C の回路 例である。 第1 図に比べて、 制御回路はなくなり、 レベルシフト回路に制御回路の機能を持たせてい る。 このため第4 図の回路を用いると、 第2 図中 の制御回路用のウエルはなくなる。第5 図に第4 図中のレベルシフト回路の詳細な回路 1 ビット分

少なくすることによりICの面積を小さくすることができ、ICの価格を安くすることができる。 またCMOS-ICであれば、ラッチアップ特性 も向上することができ、信頼性の向上にも効果が ある。

なお本発明の説明では、 ①側を共通電極として ○例のレベルシフトを述べているが、 ○側を共通 電極として、 ①側のレベルシフトでもよい。また 制御回路として、 2 入力NANDを用いているが 2 入力以上の論理回路であれば、 何の回路でも用 いることができる。

4. 図面の簡単な説明

用1 図は、従来の L C D 駆動用 I C の 回路図であり、 1 は各々の入力の入力バッフア、 2 は出力パッフア、 3 は 2 入力 N A N D、 4 はインバータ、信号 C L はシフトレジスタの転送クロック、信号 D I N は入力データ、信号 L P はラッチのクロック、信号 D O I では出力データ、信号 L D I ~ C n は各ビ

の一例を示す。 第 5 図のレベルシフト回路は、 第 5 図の従来のレベルシフト回路に比べ、 P 型 M 0 8トランジスタが 2 つ追加されており、 それらにより第 1 図の側御回路の機能が作られている。 第 5 図中の直列の P 型 M 0 8 トランジスタのゲートには、 信号 E N B と、 信号 L D n が接続され、 並列の P 型 M 0 8 トランジスタには、 信号 E N B と信号 L D n が接続される。 第 5 図において、 信号 O U T n と信号 O U T n は 論理的に以下のように たる。

 $O U T n = E N B \cdot L D n \qquad (4)$

との論理は第5 図の信号 0 U T n , 信号 0 U T n と同じであり、第5 図のレベルシフト回路を用いることにより、第1 図の制御回路は不要となる。また、第6 図は、第4 図中のレベルシフト回路の別の例であり、信号 0 U T n , 信号 0 U T n は、第5 図 , 第5 図のそれと同じである。


〔効垛〕


以上述べたよりに、本発明によれば、ウエルを


ットに対応する L C D 駆動出力、信号 B N B は制御信号である。第2図は、第1図のシフトレジスタ、ラッチ、制御回路を C M O S ー I C で作つたをきのウエルの形状例を示したもの。第3図は、第1図中のレベルシフト回路の一例である。略図であり、各々の信号は第1図のそれと同一である。借号 L D 1 へ信号 L D n の反転出力であり、5 は信号 B N B の にいッフ である。第3図は、第4図中のレベルシフト回路の一例である。第3図は、第4図中のレベルシフト回路のも51つの例である。


以 上

出願人 株式会社 颇 訪 精工 合 代理人 弁理士 段 上 務









331451 <u>発送日:</u>平成15年 9月 整理番号:165328

拒絕理由通知書 Office Action

Mailing Date Sep. 24, 2003

特許出願の番号

第105236号 平成11年 特許願

起案日

平成15年 9月12日

特許庁審査官

須原 宏光

9057 5 N 0 0

特許出願人代理人

青山 葆(外 1名) 様

適用条文

第29条第2項、第36条

この出願は、次の理由によって拒絶をすべきものである。これについて意見が あれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

A. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国におい て頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の 属する技術の分野における通常の知識を有する者が容易に発明をすることができ たものであるから、特許法第29条第2項の規定により特許を受けることができ ない。

> 記 (引用文献等については引用文献等一覧参照)

- ・請求項1-3
- ・引用文献等1、2
- ・備考

引用文献1(第5図等)に記載されたレベルシフト回路は、その構成からみて ラッチ機能を有することは自明である。

本願発明のラッチ回路の入力信号がパルス信号とクロック信号であるのに対し て、引用文献1のレベルシフト回路の入力信号は信号ENBと信号LDnである が、引用文献1のレベルシフト回路のラッチ動作と入力信号(信号ENBと信号 L D n) の関係を考慮すると、本願のラッチ回路と入力信号(パルス信号とクロ ック信号)の関係と何ら相違するものではない。

したがって、引用文献1の信号ENBと信号LDnは、本願発明のパルス信号 とクロック信号に相当するものと認められるので、引用文献1には、本願発明の と格別相違しないラッチ回路が記載されているものと認める。

また、引用文献2 (第1図等) にも、本願と同様のラッチ回路が記載されてい るものと認める。

請求項4、5、7

- ・引用文献等2
- ・備考

引用文献2(第1図)に記載されたラッチ回路を、請求項4、5、7のように することは、適宜なし得る設計変更にすぎない。

- ・請求項6
- · 引用文献等 2
- ・備考

引用文献 2 (第1図) には、本願発明と格別相違しないラッチ回路が記載されている。

- ·請求項10、11
- ・引用文献等1
- ・備考

引用文献1 (第5図) には、本願発明と格別相違しないラッチ回路が記載されている。

B. この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。

記

- 1. 請求項16に「請求項9に記載のラッチ回路において、上記第1,2,3,5 n型トランジスタがデュアルゲート構造であり、上記第4,6,7,8 n型トランジスタがシングルゲート構造である」と記載されているが、請求項9には、第2,6,7,8 n型トランジスタは記載されていない。
- 2. 請求項17の記載も同様である。

よって、請求項16、17に係る発明は明確でない。

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、 現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には 拒絶の理由が通知される。

<u> 引用文献等一覧</u> Cited References

- 1.特開昭60-213992号公報
- 2.特開平4-48820号公報

・調査した分野 IPC第7版 G09G 3/18、3/36 G11C 19/00 G11C 11/40-11/419

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。